编辑推荐：
当前，凝聚态物理与电子器件工程脱节。研究人员针对陈网络开展研究，发现其在尺寸、温度和性能方面存在问题，虽难用于下一代 CMOS 技术，但为拓扑材料研究提供新思路，有望推动二者结合开启电子革命。
在科技飞速发展的时代，电子技术是推动社会进步的关键力量。然而，凝聚态物理和电子器件工程这两个曾经紧密相连的领域，如今却渐行渐远。凝聚态物理热衷于探索复杂材料和几何结构中的精细电子效应，却忽视了实际应用；电子器件工程则执着于室温性能与整体效率的提升，对新型材料和物理原理的颠覆性应用不够重视。在这样的背景下，拓扑电子学领域的陈网络（Chern networks）研究应运而生，其目的在于重新审视器件工程需求，为两个领域的再次融合带来希望，推动下一次电子革命。
美国伊利诺伊大学厄巴纳 - 香槟分校（University of Illinois at Urbana - Champaign）的研究人员对陈网络展开研究。研究发现，尽管陈网络在拓扑电子学领域展现出一定潜力，但在尺寸、温度和性能等方面面临诸多挑战，短期内难以应用于下一代 CMOS 技术。不过，该研究为拓扑材料的应用研究提供了重要参考，对推动凝聚态物理和电子器件工程的融合具有重要意义。相关研究成果发表在《Nature Communications》上。
研究人员采用了多种关键技术方法。在材料制备方面，运用分子束外延（MBE）技术生长相关材料；在实验测量上，进行量子输运测量以获取关键数据，研究不同条件下的电学特性 。
陈网络的发展及面临的问题
陈网络是指在异质器件设计中，对无耗散的 1D 手性边缘态在非局部电接触之间传播进行电和 / 或磁控制。其背后的物理原理是利用具有不同陈数的区域之间的体 - 边界对应关系。近年来，陈网络发展迅速，从早期使用强磁场下分子束外延生长的反铁磁 MnBi2Te4层，到近期无需外部磁场的原位 MBE 掩模制备的磁性掺杂拓扑绝缘体。然而，从实际应用角度出发，陈网络面临一系列问题。
尺寸问题
从器件工程角度看，量子反常霍尔（QAH）绝缘体作为陈网络的基本构建块，存在明显缺陷。其导电仅发生在两个陈数不同区域的界面，2D 体材料大部分未被利用，这在高性能电路设计中难以接受。同时，研究发现 QAH 绝缘体边缘态向体材料的渗透限制了器件的最小宽度，目前实验测得最小宽度为 72nm，而 2022 年 CMOS 逻辑器件中金属互连线的中心距已达 24nm。此外，每个陈网络器件还存在较大电阻，这不仅影响开关过程，还会在稳态运行时消耗大量能量，限制了大规模多器件陈网络的功率效率。
热问题
对于大多数常规计算、存储或自旋电子学应用而言，实现室温（TRT=300K）操作至关重要。目前实现 QAH 效应的主要方法是使用磁性掺杂制备化合物，如 Cr 掺杂的 (Bi,Sb)2Te3或 V 掺杂的 (Bi,Sb)2Te3 ，虽能观测到 QAH 效应，但存在两大问题：一是观测温度极低，通常低于 200mK；二是纵向电阻仅在最低温度和最小激发电流下才近似为 0。不过，通过邻近诱导磁性有望提高陈网络的热稳定性。研究表明，选择磁性材料时，应考虑磁性原子与拓扑材料表面的距离以及磁性原子磁矩的大小，而非仅关注居里温度。
性能问题
凝聚态物理认为陈网络可解决 CMOS 器件性能提升难题，但实际并非如此。在亚阈值斜率方面，标准 CMOS 晶体管的亚阈值斜率基本极限为 60mV/dec，2022 年生产线的晶体管能达到 75 - 82mV/dec，而陈网络目前的亚阈值斜率为 333.45mV/dec，且测量温度为 20mK，远非室温。在驱动电流方面，2022 年 3nm 技术节点的 FinFET 晶体管导通电流为 65 - 88μA / 器件，而陈网络的驱动电流密度远低于 CMOS 晶体管。此外，陈网络的低电流输出会导致信号传播延迟，影响其在 CMOS 框架中的集成应用。
研究结论与讨论
综合来看，陈网络目前在尺寸、温度和性能上的局限使其难以融入下一代 CMOS 技术。但这些研究为拓扑材料的应用探索提供了宝贵经验。从应用角度，仍有许多关于器件基本属性的问题亟待解决，如拓扑材料上沉积金属的静电和输运特性与接触电阻的关系；从基础研究角度，拓扑材料的结晶度对器件性能的影响也值得深入探讨。未来，拓扑技术应着眼于系统级功能的替代，而非单个器件。通过凝聚态物理和电子器件工程领域研究人员的共同努力，有望推动拓扑技术走向实际应用，实现电子领域的新突破。
