基于忆阻器的可隐藏式PUF-TRNG统一芯片：面向边缘安全的高性能解决方案

《SCIENCE ADVANCES》：A memristor-based unified PUF and TRNG chip with a concealable ability for advanced edge security

随着物联网(IoT)安全威胁日益严峻，清华大学团队创新性地利用28纳米嵌入式忆阻器开发出兼具物理不可克隆功能(PUF)和真随机数生成器(TRNG)的统一安全芯片。该设计通过共享熵源和复用提取电路，实现了41.7 Mbps高吞吐量和0.291 MF2的超小面积开销，并首创可隐藏式PUF技术使数据泄露风险降低40%。这项发表于《Science Advances》的研究为资源受限的IoT设备提供了兼具高性能与高安全性的硬件级解决方案。

　　

在万物互联的时代，数十亿物联网设备正悄然改变着我们的生活，但随之而来的安全威胁如同达摩克利斯之剑高悬——设备克隆、远程入侵、数据窃取等事件频发，更可怕的是，一个被攻破的设备可能成为攻击整个网络生态的跳板。传统基于软件的安全方案在资源受限的边缘设备上显得力不从心，而分立式硬件安全模块又面临面积和能耗的挑战。正是在这样的背景下，清华大学的研究团队将目光投向了具有先天随机特性的忆阻器，试图打造一把能同时解决身份认证和加密通信问题的"万能钥匙"。

研究团队采用28纳米CMOS工艺集成了16kb的2T2R忆阻器交叉阵列作为熵源，创新性地开发出共享静态和动态随机特性的统一架构。通过深度挖掘忆阻器FORMING工艺变异（静态熵源）和读取电流波动（动态熵源）这两大独立随机特性，配合自主设计的轻量化熵提取电路，实现了PUF与TRNG功能的高效复用。特别引人注目的是，团队利用忆阻器导电细丝的可重构特性，首次在芯片层面实现了PUF数据的"隐身术"——通过RESET操作可将原始PUF位掩盖为全0/1状态，需要时又能通过SET操作精准恢复，错误率仅0.46%。

关键技术方面，研究采用竞争性FORMING方法生成PUF响应，通过动态比较器将配对忆阻器电阻差异数字化；TRNG模式则通过电容充电时间量化电流波动，采用三级环形振荡器进行时间-数字转换。测试平台包含256×64的2T2R阵列、统一熵提取器和控制电路，所有实验均在-40°C至125°C宽温范围和0.9-1.0V电压下验证。

研究结果显示：在PUF性能方面，芯片展现出50.06%的理想唯一性和零原生误码率，通过NIST SP800-22测试的平均P值达0.5678；TRNG性能方面，最小熵值高达0.9961，1000个熵源中有95.4%通过NIST测试。电压稳定性测试表明，在0.9V工作电压下，PUF吞吐量达67.6Mbps，TRNG为41.7Mbps。10⁹次循环测试后，PUF仍保持42.27%的隐藏率和0.58%的恢复错误率，展现出卓越的可靠性。

在应用验证环节，研究人员演示了该芯片在轻量级认证协议中的卓越表现：相比传统CMOS统一设计，认证任务吞吐量提升3.82倍。这得益于芯片独特的"弱PUF+TRNG"架构，通过哈希函数将TRNG生成的随机数与PUF响应绑定，既避免了强PUF的机器学习攻击风险，又解决了弱PUF加密带来的计算开销问题。

这项研究的突破性在于：首次实现了基于先进节点的忆阻器PUF-TRNG统一芯片的端到端验证，解决了传统CMOS方案熵源有限、性能不均衡的痛点。通过创新的电路复用设计和可隐藏式PUF技术，在面积、吞吐量和安全性三个维度实现了协同优化。正如作者在讨论部分强调的，这项工作不仅为边缘安全提供了切实可行的硬件解决方案，更开辟了利用忆阻器本征特性构建多模态安全模块的新范式。随着物联网设备向微型化和低功耗方向发展，这种"二合一"的安全芯片设计理念或将重塑未来边缘安全生态。