突破传统电路局限！QCA 技术下 SISO 和 PISO 移位寄存器及其串行链路设计开启数字电路新篇

为解决 CMOS 技术在功耗、面积和速度方面的局限，伊朗马赞达拉恩大学的研究人员开展 QCA 技术下移位寄存器及串行链路研究。结果显示设计在多方面性能良好。推荐阅读，助您了解前沿电路设计成果，把握科研新方向。

　　

在科技飞速发展的今天，电子产品变得越来越小巧、功能越来越强大。这背后，芯片制造技术起着关键作用，其中 CMOS 技术（互补金属氧化物半导体技术）一直是芯片制造的 “主力军”。但随着科技发展，CMOS 技术遇到了不少麻烦。它在功耗、占用面积和速度方面逐渐力不从心，就像一个长跑运动员，跑到后面体力不支，速度慢了下来，还大口喘气消耗大量能量，占用的 “地盘” 也比较大。

为了解决这些问题，科学家们开始寻找新的技术，量子点细胞自动机（Quantum-dot Cellular Automata，QCA）技术就是其中备受瞩目的 “潜力股”。QCA 技术就像一个充满活力的年轻选手，有着诸多优势。它速度更快，能实现超过 1THz 的运行速度，相比之下，先进的 CMOS 电路最高时钟频率通常只有大约 10GHz；它还更节能，功耗比低功耗的 CMOS 方法还要低很多；而且占用面积更小，每平方厘米能容纳超过 10 亿个单元，远超 CMOS 技术每平方厘米约 1 亿个晶体管的密度 。这些优势让 QCA 技术成为替代 CMOS 技术的有力候选者。

在这样的背景下，伊朗马赞达拉恩大学工程与技术学院的 Mohammad Gholami 在《Heliyon》期刊上发表了题为《SISO and PISO shift register in QCA technology and their application in the serial link》的论文。这项研究主要设计了基于 QCA 技术的重要数字电路模块，得出的结论是所提出的串行移位寄存器（SISO）、并行输入串行输出移位寄存器（PISO）以及串行链路结构在单元数量、占用面积和延迟等方面都具有良好的性能，并且经过软件验证可行。这一研究成果意义重大，为未来数字电路设计提供了新的方向，有望推动电子产品在性能上取得更大突破。

在研究方法上，作者主要利用了 QCA 技术的基本原理。QCA 技术的基本单元有两种稳定状态，分别代表逻辑 0 和逻辑 1。通过库仑斥力，这些基本单元可以实现多种数字逻辑门，如非门（NOT gate）和多数门（Majority gate）。利用这些基本单元和逻辑门，作者设计并搭建了 SISO、PISO 移位寄存器以及串行链路的电路结构，再借助 QCADesigner 和 QCAPro 软件对设计进行仿真验证 。

下面来看看具体的研究结果。

提出带复位端的串行输入串行输出移位寄存器

作者想构建一个对时钟边沿敏感的串行移位寄存器。为此，他们在时钟输入路径中使用了现有转换器，将对电平敏感的电路转换为对边沿敏感的电路。最终设计出的带复位端的串行移位寄存器电路图，就像搭建了一座精巧的 “电子城堡”。这个移位寄存器使用了 111 个单元，占用面积为 。所有复位引脚由控制单元的控制线同时控制，就像有一个总指挥在统一调度。通过仿真发现，每当时钟边沿到来，一位数据就会存储在第一个触发器中，并在 1.25 个时钟周期后出现在 OUT0 输出端。就像接力赛一样，数据依次传递到下一个触发器。为了展示这个设计的优势，作者还将其与其他论文中的设计进行了对比。通过定义成本函数（cost function），综合考虑单元数量、面积、延迟等因素，结果表明这个新设计的成本更低，性能比之前的设计更好。

提出并行输入串行输出移位寄存器

PISO 移位寄存器可以将数据并行存储在触发器中，然后借助控制线（S）和时钟输入（CLK）从输出端串行获取数据。它的用途十分广泛，就像一个 “多面手”，在数据存储、数字信号处理、通信系统等领域都能发挥重要作用。作者设计的三位 PISO 移位寄存器，每个触发器的输入连接到一个 2:1 多路复用器的输出，触发器的输出又馈入下一个多路复用器的输入。当控制输入激活（ ）时，电路输入引脚（0,1,2）的值会在时钟脉冲上升沿并行存储在触发器中；当控制输入未激活（ ）时，存储的数据会随着每个时钟脉冲移位，并从 OUT 输出端串行获取 。这个设计使用了 257 个单元，面积为 ，并且采用了三层结构。由于之前没有基于 QCA 的 PISO 移位寄存器设计，所以无法进行对比，但这个新设计无疑为该领域开拓了新的道路。

提出 QCA 技术中的串行链路

在网络搭建中，通信方法和协议至关重要。并行通信速度快，但在多用户或长距离连接时，会增加布线和网络的复杂性，成本也很高；而串行通信只需要一两条传输线，数据依次连续传输，是解决这些问题的好办法。作者将前面设计的移位寄存器应用到串行链路中。这个串行链路由三个主要部分组成，数据传输过程就像一场有条不紊的 “接力赛”。发送方的并行输出作为 PISO 移位寄存器的输入，数据在 PISO 移位寄存器中串行传输到串行 - 并行移位寄存器，在这里数据又转换为并行数据，经过读取控制系统后被接收方接收。仿真结果显示，通过激活 PISO 移位寄存器的 SELECT 输入，输入的数据能串行出现在输出端并发送给接收方，并且在读取控制部分的 READ 输入施加合适脉冲时，数据能准确地传输到输出端。同样，由于之前没有基于 QCA 的串行链路设计，这个新结构为串行通信领域带来了新的思路。

综合来看，这项研究有着重要的意义。作者成功设计出了基于 QCA 技术的 SISO 和 PISO 移位寄存器以及串行链路，这些设计在多个方面表现出色，为未来数字电路设计提供了新的选择。而且这些设计具有可扩展性，就像搭建积木一样，可以在此基础上构建更大、更复杂的电路。同时，也为 QCA 技术的发展指明了方向，未来可以朝着小型化、提高开关速度、提升能源效率、增强抗错误能力、设计容错电路以及开发多功能和可重构寄存器等方向继续探索，有望让电子产品在性能上更上一层楼，为人们带来更便捷、更强大的科技体验。