在纳米多孔外延硅中设计扩散路径，以实现与CMOS兼容的Ni-硅化物接触，并降低接触电阻

《Applied Surface Science》：Engineering diffusion pathways in nanoporous epitaxial Si for CMOS-compatible Ni-silicide contacts with reduced resistance

接触电阻优化方法研究：采用纳米多孔外延硅（NP epi-Si）调控镍扩散形成低阻NiSi?结构，通过调整SiH4/H2气体比例控制孔隙率，结合5nm SiN?阻挡层实现450℃低温成硅，金字塔形结构增强载流子注入并降低肖特基势垒，接触电阻降低97%。

　　

金泰妍|崔敏|申素贞|安正浩|莫成仁|洪智恩|金正春|吴俊浩|李在佑|金凯贤|李贤硕

韩国忠北国立大学物理系，清州28644

摘要

随着互补金属氧化物半导体（CMOS）器件向更小节点发展，金属-硅界面的接触电阻（R_C）成为性能的关键瓶颈。传统的硅化物（如NiSi）虽然具有低电阻率，但在扩散控制和相稳定性方面存在局限性。在本研究中，我们提出了一种与CMOS兼容的方法，通过调控纳米多孔外延硅（NP epi-Si）层中的镍（Ni）扩散来降低R_C。NP epi-Si是一种单晶硅薄膜，具有可调的纳米孔隙率，采用低温等离子体增强化学气相沉积技术制备。这种工程化的孔隙结构能够在硅化过程中调节镍的扩散，使得NiSi₂在450?°C即可形成，远低于其典型形成温度。形成的NiSi₂具有与硅基底外延对齐的三维金字塔形结构。这种结构增加了有效接触面积，并在金字塔尖端集中电场，从而降低了肖特基势垒并增强了载流子注入。采用外延NiSi₂的器件比使用传统NiSi接触的器件具有更低的R_C。所有使用的材料和工艺均与标准CMOS流程完全兼容。这种方法为控制硅化物相和界面特性提供了一个多功能平台，为下一代半导体器件中的R_C降低提供了实用且可扩展的途径。

引言

随着互补金属氧化物半导体（CMOS）器件的物理尺寸持续缩小，金属-硅界面处的接触电阻（R_C）已成为影响整体器件性能的重要限制因素。在降低R_C的各种方法中，使用Ti、Co和Ni等过渡金属形成自对准硅化物接触仍是行业标准[1]。特别是镍单硅化物（NiSi）因其低电阻率（约13–15?μΩ·cm）和在400–600?°C的中等温度范围内的低硅消耗量而被广泛采用[2]、[3]。然而，镍二硅化物（NiSi₂）在热力学上更富含硅且与硅基底晶格匹配，通常需要在更高的温度（≥ 600–800?°C）下形成，其电阻率较高（约35–40?μΩ·cm），并且容易聚集。这些缺点限制了其在规模化CMOS技术中的应用[2]。

尽管如此，最近的研究表明，在特定结构条件下NiSi₂相可能具有优势。例如，Lim等人[4]证明，在约500?°C下使用Ni/Dy双层制备的NiSi₂金字塔晶体可以通过增强金字塔尖端的电场浓度显著降低R_C，从而促进肖特基势垒的减薄。虽然Dy不适用于标准CMOS工艺，但这一结果表明，控制镍的扩散路径和硅化物形态可能是降低接触电阻的一个有前景的方向。

受此启发，我们探索了一种通过工程化硅基底来调控硅化物相形成的CMOS兼容策略。我们的方法利用了在Si（1?0?0）晶圆上通过低温等离子体增强化学气相沉积（PECVD）生长得到的纳米多孔外延硅（NP epi-Si）层[5]、[6]。通过调整生长过程中的SiH₄/H₂气体比例，我们在外延硅晶格中引入了纳米级孔隙率，创建了一个具有可调空隙密度的晶体扩散介质。这种孔隙结构使我们能够在硅化过程中调控镍的扩散行为。为了进一步精细控制扩散，我们在NP epi-Si上方插入了一层超薄（约5?nm）的氮化硅（SiN_x）阻挡层。

利用这种工程化结构，我们证明NiSi₂可以在450?°C的较低温度下形成。形成的NiSi₂具有倒金字塔形结构，并与底层硅基底外延对齐。这些金字塔形硅化物区域具有两个关键优势：它们扩大了有效接触面积，并在尖端区域局部增强了电场，从而通过降低势垒和改变能带弯曲来增加载流子注入。最终降低了R_C。

我们的结果表明，NP epi-Si可以作为通过扩散工程控制硅化物相变和界面结构的平台。能够在低温、与CMOS兼容的工艺中稳定高电阻率的NiSi₂相，并改善电气性能，这为接触技术指明了新的方向。这项工作突显了多孔外延材料在指导先进纳米电子器件中金属-半导体相互作用方面的更广泛潜力。

部分内容摘录

基底制备

实验使用厚度为500?μm、电阻率在0.01–0.09?Ω·cm范围内的抛光n型c-Si（1?0?0）晶圆作为基底。在将基底放入PECVD腔室之前，将其浸入稀释的氢氟酸（HF，5?%）溶液中45秒以去除表面氧化物。

NP epi-Si和SiN_x薄膜的沉积

NP epi-Si和SiN_x薄膜采用射频（RF，13.56?MHz）电容耦合PECVD系统沉积。对于NP epi-Si的生长，使用了硅烷（SiH₄）和氢气

NP epi-Si的生长机制和结构控制

图1展示了本研究中PECVD生长的NP epi-Si的示意图。通过调节低温PECVD（约200?°C）过程中硅烷（SiH₄）和氢气（H₂）的相对气体流量比，可以在c-Si（1?0?0）表面合成NP epi-Si（图1(a)）。图1(b)分别展示了扫描电子显微镜（SEM）观察到的顶部和横截面视图。图1(c)示意性地总结了NP epi-Si的形成机制。

结论

在本研究中，我们探讨了如何利用NP epi-Si层控制镍的扩散，以及这如何影响基于硅的器件中的Ni硅化物相形成和R_C。通过调整NP epi-Si的孔隙率，我们发现NiSi/Si界面的结构和电气性能都可以得到有效调控。当孔隙率设置为$r=1.96\%$时，器件的总接触电阻（R_tot最低，相比低孔隙率情况降低了约97?%。

CRediT作者贡献声明

金泰妍：撰写 – 审稿与编辑，撰写 – 原稿，可视化，方法论，研究，数据分析。崔敏：撰写 – 审稿与编辑，撰写 – 原稿，可视化，验证，方法论，研究，数据分析。申素贞：验证，方法论，研究。安正浩：验证，资源提供，数据分析。莫成仁：方法论，研究。洪智恩：方法论，研究。金正春：方法论，

利益冲突声明

作者声明以下可能被视为潜在利益冲突的财务利益/个人关系：李贤硕表示获得了SK海力士公司的财务支持。李贤硕持有SK海力士和忠北国立大学的专利。鉴于其在此文章的评审角色，他没有参与文章的同行评审，也无法获取相关评审信息。本文的编辑过程完全由

致谢

本工作得到了SK海力士公司、韩国国家研究基金会（NRF，授权号：RS-2024-00352502、RS-2024-00445180、RS-2022-00143178、IITP-RS-2024-00437284、RS-2023-00256050、NRF-2022R1A2C1010447、RS-2023-00280841和RS-2024-00347775、韩国能源研究院的研究与发展计划（授权号：C5-2417），以及忠北国立大学的NUDP计划（2024年）的支持。