高效且低偏差的模拟-数字混合计算内存架构，具备动态权重分配功能

《IEEE Transactions on Circuits and Systems I: Regular Papers》：High-Efficiency and Low-Deviation Analog–Digital Hybrid Compute-in-Memory Architecture With Dynamic Weight Division

Compute-in-memory (CIM)架构通过减少数据移动提升能效，但面临精度与效率的权衡问题。本文提出一种无额外晶体管的双电容多周期加权混合CIM架构，结合可重构伪C-2C电容阵列的SAR ADC（支持8位转两路4位并行），并设计动态权重分配和计算资源调度策略。28nm工艺仿真显示，该HCIM在12位精度下能效达15.56TOPS/W，较纯数字和纯模拟方案分别提升1.33倍和2.35倍，误差降低16倍，同时8位和4位精度下能效分别达到27.87TOPS/W和78.13TOPS/W，验证了架构在能效、精度和灵活性的协同优化优势。

　　

摘要：

内存计算（CIM）减少了数据传输量，但存在精度与效率之间的权衡：模拟CIM（ACIM）虽然能效较高，但在大位宽下会损失精度并增加成本；而数字CIM（DCIM）虽然精度高，但在低精度任务中效率较低。为了解决这些挑战，我们提出了一种模拟-数字混合CIM（HCIM）架构，该架构包括：1) 一种无需额外晶体管的模拟-数字混合10T SRAM单元以及基于双电容器的多周期加权模块，以减少面积；2) 一种连续逼近寄存器（SAR）ADC，其伪C-2C电容阵列可以配置为两个并行的4位ADC，从而提高配置灵活性；3) 可配置的权重分配和计算资源分配策略。在28纳米工艺下的仿真结果表明，HCIM在12位精度下可实现15.56 TOPS/W的性能，相比DCIM和ACIM，其性能提升了8倍，能效提高了1.33；在8位精度下可实现27.87 TOPS/W，在4位精度下可实现78.13 TOPS/W，从而在能效、计算精度和灵活性方面表现出优异的性能。