面向先进FD-SOI节点的应变Si:P扩散分析与快速热退火影响研究

《IEEE Journal of the Electron Devices Society》：Diffusion Analysis and Impact of RTA on Strained Phosphorous-Doped Si for Advanced SOI Nodes

本刊推荐：为优化先进全耗尽绝缘体上硅(FD-SOI)器件源漏区性能，研究人员针对拉伸应变磷掺杂硅(t-Si:P)开展快速热退火(RTA)工艺研究。通过系统分析温度(800-1090°C)和时间(0.5-1s)对掺杂扩散长度和电阻率的影响，发现1000°C/1s退火可实现0.31 mΩ·cm的低电阻率与10nm扩散长度的理想平衡，为nMOSFET器件集成提供关键技术路径。

　　

随着半导体工艺节点不断微缩至10纳米及以下，全耗尽绝缘体上硅(FD-SOI)技术面临源漏区接触电阻和寄生电阻的严峻挑战。其中，磷掺杂拉伸应变硅(t-Si:P)作为nMOS器件的关键源漏材料，其掺杂激活与扩散控制的平衡成为制约器件性能的核心瓶颈。传统离子注入工艺易产生晶格损伤且掺杂分布呈高斯分布，而原位掺杂外延技术虽能实现箱形掺杂分布，但关于后续热退火工艺对材料特性的系统性研究尚不充分。本文发表于《IEEE Journal of the Electron Devices Society》，旨在揭示快速热退火(RTA)对t-Si:P层电学特性、应变保持和扩散行为的调控规律。

研究团队采用还原压力化学气相沉积(RP-CVD)在700°C生长40nm厚、磷浓度9%的t-Si:P外延层，利用氦气传导快速热退火系统进行温度(800-1090°C)和时间(0.5-1s)参数优化，通过四探针法(4PP)测薄层电阻，飞行时间二次离子质谱(ToF-SIMS)分析磷深度分布，X射线衍射(XRD)表征应变状态，微分霍尔效应测试(DHEM)获取载流子浓度和迁移率剖面。

III. 结果与讨论

电阻特性演变

800°C退火对薄层电阻几乎无影响，随温度升高电阻持续下降，1000°C/1s时出现拐点，最低达50Ω/□。同等温度下0.5s退火电阻比1s高约20Ω/□，表明短时高温有利于降低寄生电阻。

磷扩散行为分析

外延态样品呈现箱形分布，界面陡峭(斜率0.11 decade/nm)。1000°C以上扩散长度显著增加，1050°C/1s时磷浓度从5×10²¹at/cm³降至3×10²¹at/cm³，1000°C/1s和1050°C/1s剖面出现缺陷辅助扩散特征拐点。

扩散长度与结陡度量化

扩散长度随温度指数增长，1000°C时0.5s与1s退火差异达3nm，1050°C时差异扩大至20nm。1000°C/1s退火结陡度降至0.055 decade/nm，仍优于离子注入工艺(0.035 decade/nm)。

扩散系数与激活能

基于菲克第二定律计算扩散系数，1000°C时外延样品扩散系数(2.3×10^-13cm²/s)仅为离子注入样品的1/3。激活能拟合值为3.4eV(0.5s)和3.9eV(1s)，与文献报道缺陷辅助扩散机制一致。

电阻率-扩散长度权衡

1000°C/1s与1050°C/0.5s均实现最低电阻率0.37 mΩ·cm，对应扩散长度分别为10nm和8nm，满足先进节点对结深<10nm的要求。

应变保持与结晶质量

XRD显示所有样品保持良好结晶性，800°C/1s退火后应变提升5%，1000°C/1s时应变仅降低4.5%，证实t-Si:P层具有优异的热稳定性。

载流子激活特性

DHEM揭示1000°C/1s退火后载流子浓度升至6.5×10²⁰cm^-3(激活率13%)，符合磷在硅中固溶度极限。迁移率从45 cm²·V^-1·s^-1降至27 cm²·V^-1·s^-1，主要归因于电离杂质散射。

IV. 结论

本研究证实通过精准控制RTA工艺(推荐1000°C/1s)，可在保持应变状态和结晶质量前提下，实现t-Si:P源漏区0.31 mΩ·cm的低电阻率与10nm级扩散长度的协同优化。相较于离子注入工艺，原位掺杂外延技术有效抑制磷扩散，结合毫秒/纳秒退火技术有望进一步突破固溶度极限。在FD-SOI衬底上，埋氧层对缺陷的捕获作用可能带来额外扩散抑制效益，为3纳米及以下技术节点提供关键技术支撑。