通过特定后处理抑制可变IGZO电容实现2T0C DRAM的改进稳定性

《IEEE Electron Device Letters》：Improved Variability of 2T0C DRAM via Specific Post-Treatment Suppressing Variable IGZO Capacitance

本刊推荐一项针对2T0C DRAM（双晶体管零电容动态随机存取存储器）存储节点电压（VSN）不稳定的创新研究。为解决写入和保持过程中因IGZO（铟镓锌氧化物）MOS（金属氧化物半导体）电容变化导致的VSN跌落（VSN-drop）及其波动问题，研究人员采用氧补偿氢自适应掺杂（OHAD）后处理方法，成功将总VSN跌落和其变异分别降低了22%和75%，实现了创纪录的低VSN跌落变异（<20 mV）和10 ks（千秒）保持时间的超稳定读取特性。该研究为未来大规模、稳定的多比特DRAM阵列集成奠定了坚实基础。

　　

在人工智能和边缘计算对高密度、高能效存储解决方案需求日益增长的背景下，三维动态随机存取存储器（3D DRAM）成为研究热点。其中，基于非晶铟镓锌氧化物（a-IGZO）薄膜晶体管（TFT）的双晶体管零电容（2T0C）DRAM，因其优异的保持特性、三维集成能力以及多比特操作潜力而备受关注。然而，2T0C DRAM的稳定性面临一个核心挑战：代表信息的电荷存储在存储节点（SN）上，该节点与字线（WL）和位线（BL）之间存在电容耦合。在写入和读取操作期间，存储电荷容易重新分布，导致存储节点电压（V_SN）发生显著跌落（V_SN-drop），从而影响存储稳定性。以往的研究主要通过预充电V_SN来缓解此问题，但这些努力基于电容恒定的假设，并未考虑IGZO通道与介电层之间耦合电容的可变性，而这种可变性正是导致V_SN跌落波动、进而引发数据串扰和多比特操作失败的关键因素。因此，深入理解V_SN跌落的波动机制并寻求可行的解决方案变得尤为迫切。

本研究旨在揭示可变IGZO MOS电容对2T0C DRAM稳定性的关键影响，并通过特定的后处理工艺抑制其波动，最终实现超稳定的存储器性能。论文发表于《IEEE Electron Device Letters》。

为开展研究，研究人员主要应用了以下几项关键技术方法：采用背栅结构的IGZO晶体管制备2T0C DRAM芯片；通过设置不同时间和温度条件的氧补偿氢自适应掺杂（OHAD）对器件进行后处理；利用半导体参数分析仪（B1500A）进行电学特性测试，包括传输特性、接触电阻（R_c）的传输线法（TLM）测量以及电容-电压（C-V）特性分析；通过时序控制和电压监测，精确测量写入和读取操作过程中的存储节点电压（V_SN）变化和读取电流（I_RBL）。

器件制备与OHAD处理效果

研究采用背栅IGZO晶体管制备2T0C DRAM。写入和读取晶体管设计了不同的宽长比（W/L）。关键步骤是施加了四组不同条件的氧补偿氢自适应掺杂（OHAD）后处理。结果表明，OHAD处理改善了晶体管的阈值电压（V_TH）分布，并显著降低了接触电阻（R_c），说明源漏区域掺杂更重，同时沟道区域的缺陷得到了良好补偿。

2T0C DRAM操作与VSN跌落表征

研究人员构建了包含可变IGZO MOS电容的2T0C DRAM电路模型和操作时序。在写入操作期间，随着写入字线（WWL）和写入位线（WBL）电压的跳变，V_SN会发生跌落（ΔV_SN-WWL和ΔV_SN-WBL）。通过监测读取位线电流（I_RBL）和V_SN，证实了器件具有大于10⁴的读取电流窗口，并且在V_SN跌落0.1 V的标准下，实现了10 ks的超长保持时间。

可变IGZO电容的影响与优化

核心发现在于，V_SN跌落的波动主要源于IGZO晶体管的可变MOS电容，其行为类似于典型的n型栅-源MOS电容。不同OHAD处理条件下，ΔV_SN-WWL及其变异显著不同。随着热处理时间和温度的增加，总ΔV_SN-WWL降低了22%，而在NT-250°C条件下，其变异改善了75%。归一化的C_WWL-SN特性以及多个DRAM单元的C-V曲线均匀性与V_SN跌落变异高度一致。研究人员提出了一个考虑IGZO可变电容效应的电容耦合模型，该模型的预测结果与实测的V_SN跌落变异吻合良好。

可变电容机制分析

IGZO电容的C-V特性可分为两个过程：栅压达到阈值电压（V_TH）之前和之后。在低栅压下，界面缺陷主导电荷存储；在高栅压下，费米能级移动导致施主陷阱缺陷成为主导。V_SN跌落变异的改善归因于OHAD处理优化了缺陷分布：氧的引入和氢的外扩散补偿了沟道区域的缺陷，而源漏区域的金属覆盖层断裂M-H键产生了更多施主型氢，使得V_TH变异减小，施主分布均匀，界面态得到补偿，最终实现了超稳定的电容特性。

超稳定性能展示

经过优化后，不仅在WWL跳变后，在WBL跳变后，V_SN跌落的变异也保持在极低水平。与近期报道的IGZO DRAM相比，本研究实现了创纪录的低V_SN跌落变异（<20 mV）。V_SN随时间演化的曲线展示了出色的读取稳定性。

结论与意义

本研究深入探讨了可变IGZO电容在2T0C DRAM电容耦合效应中的关键作用，证实V_SN跌落的变异主要由n型栅-源MOS电容的特性决定。通过采用OHAD后处理工艺改善IGZO电容的均匀性，成功将总V_SN跌落及其变异分别降低了22%和75%。研究建立了可变电容变异与V_SN跌落波动之间的关联模型，并提出了相应的优化策略。最终，在2T0C DRAM中实现了创纪录的低V_SN跌落变异（<20 mV）和具有10 ks保持时间的超稳定读取特性。这项工作为优化基于IGZO的3D DRAM的稳定读取和多比特操作提供了重要指导，为未来大规模、高稳定性多比特DRAM阵列的集成铺平了道路。