采用增益切换浮点反相放大器与采样噪声消除技术的91.8dB SNDR离散时间ΔΣ模数转换器

《IEEE Transactions on Circuits and Systems II: Express Briefs》：A 91.8-dB SNDR 24-kHz BW Discrete-time ΔΣ ADC Employing Gain-switched FIA with Sampling Noise Cancellation

本推荐介绍了一种基于增益切换浮点反相放大器（FIA）结合相关电平移位（CLS）和采样噪声消除（SNC）技术的全动态离散时间ΔΣ ADC。研究通过创新性地实现低增益模式（8倍）和高增益模式（50dB）的稳定切换，有效解决了传统FIA在SNC应用中因时钟时序波动导致的增益不稳定问题。该ADC在24kHz带宽下实现91.8dB SNDR和93.4dB SNR，功耗仅87.7μW，其FoMs达176.2dB，显著提升了高精度窄带应用中的功率效率与稳定性。

　　

在当今高精度音频设备和传感器领域，对信噪比（SNR）超过90dB的模数转换器需求日益增长。ΔΣ ADC因其噪声整形能力成为首选方案，其中离散时间（DT）架构凭借对工艺、电压和温度变化的高鲁棒性，以及低时钟抖动敏感性等优势备受关注。然而，传统DT ΔΣ ADC中功耗最高的运算跨导放大器（OTA）成为瓶颈。近年来，动态放大器的引入虽能通过相位式关断降低静态功耗，但浮点反相放大器（FIA）作为代表结构，存在开环增益受限、采样噪声折叠等核心挑战。尤其当采用采样噪声消除（SNC）技术时，附加的工作相位会延长FIA运行时间，反而削弱动态架构的低功耗优势。现有方案如快速自淬灭（FSQ）开关虽尝试降低功耗，却因增益对时钟时序过于敏感，导致噪声消除效果不稳定。这一矛盾促使研究者探索既能维持高精度又能保障稳定性的新方法。

为解决上述问题，研究团队提出了一种二阶DT ΔΣ ADC架构，其核心创新在于增益切换型FIA设计。该放大器通过晶体管尺寸差异化配置，稳定实现低增益（8倍）和高增益（50dB）两种模式，并结合CLS技术提升有效增益。关键技术方法包括：1）增益切换FIA结构与FSQ开关协同优化功耗；2）SNC技术通过辅助电容（C_SNC）精准消除采样噪声；3）CLS机制增强单级放大器增益；4）级联积分器前馈（CIFF）结构抑制输出摆幅；5）5级闪存ADC与数据加权平均（DWA）校准量化误差。

增益切换FIA的稳定性验证

通过仿真对比传统FIA与提案结构的开环增益随时间变化曲线，发现提案在低增益模式下增益值几乎不随SNC相位时间（Δt_SNC）波动，残余采样噪声功率显著降低。如图6所示，ΔA_op对Δt_SNC的敏感性从传统方案的显著偏差变为近乎平坦，使SNC在50%占空比时钟下即可稳定运行。

系统架构与噪声优化

ADC采用CIFF结构降低积分器输出摆幅，第一级积分器集成增益切换FIA、CLS和SNC技术，结合斩波抑制1/f噪声；第二级采用FSQ-FIA保证增益需求。行为级仿真表明（图8），SNC使第一级采样噪声降低64.6%，SNR和SNDR分别提升4.5dB和4.2dB。

测量性能与分析

芯片在65nm CMOS工艺中实现，核心面积0.078mm2。测量结果显示（图10），在2.9kHz输入、24kHz带宽下，SNR达93.4dB，SNDR为91.8dB，SFDR高达103.8dB。SNC启用后SNR提升2.7dB，且性能在1.1-1.3V电源电压和多个芯片间保持稳定（图12）。

本研究通过增益切换FIA与SNC技术的协同创新，实现了功耗、精度和稳定性的平衡。其FoMs达176.2dB，在同类带宽ADC中表现优异。该方案为高精度传感器、音频设备等窄带应用提供了兼具鲁棒性和能效的转换器设计范式，尤其为动态放大器在噪声敏感场景中的可靠性树立了新标杆。