面向AI革命与生物医学应用的固态电路创新——2025年IEEE国际固态电路会议精选论文综述

《IEEE Journal of Solid-State Circuits》：Guest Editorial Introduction to the Special Section on the 2025 IEEE International Solid-State Circuits Conference (ISSCC)

本专题推荐2025年IEEE国际固态电路会议（ISSCC）的精选论文，聚焦于解决生物医学传感、成像、低功耗计算等领域的电路设计挑战。研究人员在可穿戴光声成像、全局快门CMOS图像传感器、抗干扰生物电位记录等方向取得突破，实现了高能效、高精度和小型化，为便携式医疗设备和AI边缘计算提供了关键技术路径。

　　

在人工智能与生物医学电子深度融合的时代，便携式医疗设备、可穿戴健康监测系统以及植入式神经接口对集成电路提出了前所未有的要求：如何在保证高精度信号采集与处理的同时，实现极低的功耗和微型化的体积？传统方案往往面临数据量大、抗干扰能力弱、能量供应有限等瓶颈。为此，2025年IEEE国际固态电路会议（ISSCC）特别策划了一系列创新研究，相关成果发表在《IEEE Journal of Solid-State Circuits》上，旨在通过硬件层面的电路与系统优化，推动下一代智能医疗与边缘计算平台的发展。

为应对上述挑战，研究人员采用了多种关键技术路径。在信号采集方面，Liao等人将压缩感知（Compressive Sensing）硬件化，集成矩阵向量乘法（MVM）SAR ADC（逐次逼近寄存器模数转换器），显著降低数据吞吐；Park等人设计共模干扰跟随器（CMI-Follower）和共模自适应电流OTA（运算跨导放大器），提升生物电位记录的抗干扰能力；Sakakibara等人利用堆叠架构和像素级并行ADC（模数转换器），实现全局快门CMOS图像传感器的高帧率与低噪声。在数据处理方面，Akhoundi等人结合压缩ADC（模数转换器）与事件驱动检测，实现超低功耗神经信号排序；Zhou等人通过模拟特征提取器（FEx）和循环神经网络（RNN）加速器，实现高动态范围（DR）的端上语音理解（SLU）。在能量与数据传输方面，Park等人提出基于频率分裂的无线能量与数据同步传输（EFS-WPDT）系统，通过动态负载隔离提升效率。

可穿戴光声成像接收器

Liao等人提出一种支持压缩感知的光声成像接收器芯片，在65纳米CMOS工艺下集成16个模拟前端（AFE）和4个矩阵向量乘法SAR ADC。该芯片通过可编程三元权重实现被动且精确的矩阵运算，在不损失全阵列信息的前提下将输出数据量减少4至8倍。芯片在20.41 MS/s采样率下达到57.5 dB的SNDR（信噪比与失真比），AFE输入参考噪声为3.5 nV/√Hz，矩阵向量乘法线性度R² > 0.999。 phantom实验验证了高达8倍的压缩比，单通道功耗仅5.83 mW，为紧凑型、电池供电的可穿戴光声成像设备提供了可行路径。

高动态范围生物电位记录模拟前端

Park等人针对两电极系统设计了一款生物电位记录模拟前端，能够耐受超过130 V_PP的共模干扰（CMI），同时捕捉微弱的心电（ECG）和脑电（EEG）信号。其核心创新在于采用基于米勒效应（Miller-effect）的共模干扰跟随器，产生极低的共模输入阻抗，使隔离的芯片地能够跟踪耦合的共模干扰，从而在不增加功耗的前提下实现高共模抑制比（CMRR）。芯片采用110纳米CMOS工艺，单通道功耗4.6 μW，输入参考噪声低至0.43 μV_rms（0.5-100 Hz），在5%和30%干电极失配下分别实现90.5 dB和102 dB的T-CMRR，证明了在76 V_PP强干扰环境下稳定记录的能力。

全局快门CMOS图像传感器

Sakakibara等人报道了一款2520万像素、120帧/秒的全画幅全局快门CMOS图像传感器。该传感器采用堆叠结构和3微米间距的Cu-Cu混合键合，在像素与ADC之间实现超过5000万直接连接，消除了运动失真和闪光条带。像素并行单斜率14位ADC集成了亚阈值比较器（25 nA）和11.4 fF的第二级电容用于噪声带宽控制，在0 dB增益下随机噪声仅为2.66 e_rms（166.8 μV_rms）。5.94微米像素在40纳米工艺下容纳30位锁存器，传感器提供14位分辨率和75.5 dB的动态范围（DR），功耗1545 mW，其品质因数（FoM）为0.083 e_rms·pJ/step，与先进的滚动快门传感器相当，证明了像素并行ADC技术可扩展至数千万像素消费级相机。

超低功耗神经信号排序芯片

Akhoundi等人设计了一款1024通道的超低功耗神经信号排序芯片，结合压缩ADC、事件驱动检测和空间聚类技术，以扩展神经接口的规模。两级检测器减少了内存和计算活动，从高密度阵列提取的空间特征提高了聚类可分离性以及对失真和探针漂移的鲁棒性。改进的自组织映射（SOM）算法支持低内存、片上训练和实时延迟。芯片采用40纳米CMOS工艺，每通道面积0.00029 mm2，功耗小于1 μW/通道，数据压缩超过1000倍，在合成和离体数据集上得到验证。

片上实验室与热控平台

两篇技术方向（TD）论文聚焦于低成本生化分析。一篇介绍了晶圆级后处理单片聚酰亚胺平台，无需薄膜即可实现高效热隔离，支持384个通道的独立温度控制（25°C至125°C），每个通道包含兼具加热和测温功能的元件，通过比例-积分-微分（PID）控制实现精确温控和热串扰抑制（<±0.12°C），并演示了用于DNA纯化的选择性熔解应用。另一篇来自Hsiao等人的工作实现了用于“床旁诊断”（POC）的神经诊断芯片，集成电化学、pH和温度传感器，通过射频集成电路（RFIC）/近场通信（NFC）线圈实现700 MHz无线供能和通信，并采用真空驱动自动化样本输送。

无线能量与数据同步传输系统

Park等人提出增强型频率分裂无线能量与数据传递（EFS-WPDT）系统，通过紧凑电感链路同时传递能量和前向数据。系统利用动态链路负载隔离和时序交错LC谐振，实现频移键控数据在频率分裂增强上的传输。准谐振升压转换器解耦负载并调节输出，体调谐峰值检测器维持不同链路条件下的时序。芯片采用180纳米BCD工艺，整体功率传输效率（PTE）达60.2%，功率传输水平（PDL）为43.4 mW，数据速率1 Mb/s（接收线圈亚厘米级），其数据传输品质因数与厘米级链路相当，能量传递品质因数比现有单链路系统提高2.5倍。

端上语音理解SoC

Zhou等人报道了一款全集成65纳米CMOS SoC（系统级芯片），用于端上口语理解（SLU）。其模拟特征提取器（FEx）应用全局和逐通道自动增益控制（AGC）以扩展系统动态范围，循环神经网络（RNN）加速器利用时间稀疏性和池化操作，功耗降低2.3倍。网络通过训练克服芯片间非理想特性差异，在2.5 V电源和100 Hz特征帧率下，功耗仅8.62 μW，对2.8 mV_rms输入实现92.9%的准确率，展示了亚10微瓦、宽输入动态范围的端上语音理解的首次成功演示。

振荡器组合优化求解器

Dikopoulos等人提出Daedalus，一种大规模并行、基于振荡器的3-SAT（布尔可满足性）求解引擎。其28纳米CMOS芯片实现了动态连续时间注入（DaCTI）模拟求解器，面积0.58 mm2。基于弛豫振荡器的自旋与DaCTI结合，相比传统振荡自旋，求解时间和能量分别改善6倍和8.4倍，求解能量仅7.8 nJ至268.9 nJ，无需任何预处理或后处理，为NP完全优化问题提供了可扩展的高效架构。

模拟射频相关器

Undavalli等人实现了一种新颖的模拟射频（RF）相关器，以替代传统的数字基带等效功能，并消除对高功耗、高分辨率、高带宽ADC的需求。芯片采用22纳米SOI-CMOS工艺，利用紧凑的四晶体管模拟延迟单元实现无乘法器的采样域相关器，支持高达4 GS/s的输入和模板数据速率，可执行256点单次互相关跨越256位延迟，计算精度8位，能效达1000 1b-TOPS/W，计算密度1.3 1b-TOPS/mm2，在工艺-电压-温度（PVT）变化下表现稳健，并应用于多用户码域雷达系统。

综上所述，本系列研究通过跨学科的电路创新，在生物医学传感、成像、低功耗计算和无线接口等关键领域取得了显著进展。这些工作不仅解决了高数据量、强干扰、有限能量预算等实际挑战，而且通过硬件与算法的协同设计，为可穿戴医疗设备、便携式诊断工具、植入式神经接口和边缘AI平台提供了高性能、高能效的集成电路解决方案。其意义在于推动了固态电路技术向更智能、更集成、更贴近应用的方向发展，为未来AI驱动的健康与计算革命奠定了坚实的硬件基础。