面向全息AR与JCAS系统的多域协同集成电路架构创新

《IEEE Solid-State Circuits Magazine》：Welcome to the Fall 2025 Issue of IEEE Solid-State Circuits Magazine! [Editor’s Note]

本期《IEEE SolidID-State Circuits Magazine》聚焦"Women in Circuits"主题，推荐四篇前沿研究：Whitcombe系统对比时域与电压域数据转换原理，揭示混合架构在先进CMOS节点中的潜力；Liu等通过存储器-模型协同优化突破可穿戴AR SoC的LLM能效瓶颈；Sheikh团队剖析Chiplet生态的异构集成机遇与互连安全挑战；Ebrahimi提出多波束波形共设计框架，为JCAS系统提供频谱效率与重构性兼顾的解决方案。这些研究共同推动固态电路技术在AI、AR、Chiplet等关键方向的发展。

　　

随着人工智能与增强现实技术的深度融合，可穿戴设备对大型语言模型（LLM）的实时处理需求日益迫切。然而，传统架构面临存储器带宽瓶颈与能效限制，制约了全天候AI体验的实现。同时，在联合通信与感知（JCAS）领域，如何通过多波束架构同步优化波形整形与波束成形，成为提升频谱效率的关键挑战。此外，Chiplet技术虽能突破单芯片集成极限，但die-to-die互连标准化与安全性问题亟待解决。为此，IEEE固态电路杂志推出"Women in Circuits"特辑，汇集顶尖学者从存储器创新、多域协同、异构集成等维度突破现有技术边界。

在技术方法层面，研究团队采用多维度验证策略：通过roofline模型量化存储器-模型协同优化效果；利用2.5D/3D先进封装技术构建Chiplet互连原型；结合时间-频率-码域联合调控实现波束敏捷性优化。其中AR SoC研究特别标注了基于实际可穿戴平台的能耗数据集。

时域与电压域数据转换的架构权衡

Amy Whitcombe通过SAR（逐次逼近寄存器）架构对比研究，揭示时域技术在先进CMOS节点中可实现高速面积优化，而电压域方案在噪声性能与参考精度方面保持优势。研究指出混合架构能兼顾双方特性，为高速高精度数据转换器设计提供新范式。

存储器技术创新赋能可穿戴AR SoC的LLM部署

Liu团队评估3D堆叠存储器、存内计算与存内处理三种方案，发现通过系统架构与模型特性的协同优化，可满足AR应用中对LLM密钥值缓存存储的带宽与能效需求。特别针对注意力机制中的矩阵运算瓶颈，提出存储器层次重构方案。

Chiplet技术的机遇与挑战系统分析

Sheikh等指出嵌入式多芯片互连桥（EMIB）等先进封装技术推动FPGA、处理器与AI加速器的Chiplet化进程。研究展示的FPGA-Chiplet原型平台证明，标准化互连与安全集成机制可显著加速异构芯片生态系统成熟。

JCAS多波束波形共设计架构探索

Ebrahimi团队提出通过时间、频率、码域与直接RF域的多维调控，实现波束正交性与角度估计精度的协同优化。研究比较不同架构在波束敏捷性、效率与复杂度方面的权衡，为功率敏感型JCAS前端设计提供选型框架。

综合而言，本系列研究标志着固态电路设计正从单一性能优化转向多维度协同创新。时域-电压域混合架构为数据转换器开辟新路径，存储器-模型协同优化使端侧LLM部署成为可能，Chiplet标准化工作加速异构计算发展，而JCAS多波束共设计则推动通信感知一体化架构演进。这些成果不仅解决当前技术瓶颈，更为6G、元宇宙等未来应用奠定电路层基础。