利用贝叶斯神经网络和贝叶斯优化技术进行碳纳米管互连结构优化

《IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems》：Carbon Nanotube Interconnect Optimizations With Bayesian Neural Network and Bayesian Optimization

碳纳米管互连通过贝叶斯神经网络和优化框架有效降低过程变异影响，实验显示其ADP较Cu提升82.8%，预测精度超95%，加速比达8.8倍。

　　

摘要：

随着铜互连技术在物理极限附近的发展以及技术的持续进步，碳纳米管（CNT）互连因其优异的导电性能而成为一种有前景的替代方案。然而，由于制造工艺的不成熟，导致了实际性能与理想性能之间存在显著差异。本文提出了一种新的方法来优化考虑工艺变化的CNT互连。首先，我们开发了一个参数化的CNT互连模型，该模型能够考虑工艺变化。利用这个模型，我们提出了一个贝叶斯神经网络（BNN），通过利用其固有的不确定性来预测性能分布。然后，我们引入了一个贝叶斯优化框架，该框架利用BNN的后验概率来联合优化互连参数和缓冲区插入，目标是考虑工艺变化的面积-延迟积（ADP）。实验结果证明了我们方法的有效性。所提出的BNN模型对互连性能分布的预测准确率超过了95%。与现有方法相比，我们的方法平均使ADP提高了20.3%，相比标准的蒙特卡洛方法提高了13%。此外，与蒙特卡洛方法相比，我们的方法还实现了平均8.8×倍的加速效果。而且，优化后的CNT互连在ADP方面平均提高了82.8%，在延迟方面提高了68.7%，优于铜互连。这项工作为在工艺变化条件下优化CNT互连提供了一种有效的方法，并强调了它们作为未来集成电路中铜互连的可行替代方案的潜力。

引言

随着技术节点的不断缩小，互连延迟已成为集成电路（IC）性能的主要因素。如图1所示，当技术从90纳米迁移到7纳米时，CMOS门延迟从25皮秒降低到2皮秒，而从65纳米技术节点开始，互连延迟已经超过了门延迟[3]。这种变化主要是由于在更小尺寸下传统铜互连中电阻率、电迁移和电磁干扰问题的增加。为了解决这些挑战，已经提出了一些技术，包括使用低k介电材料[4]、三维集成以减少互连长度[5]以及策略性缓冲区插入[6]。在这些解决方案中，碳纳米管（CNT）互连因其出色的电流承载能力和优越的热导率[7]、[8]而成为一种特别有前景的替代方案。CNT互连可以分为单壁（SWCNT）和多壁（MWCNT）两种类型，如图2所示。由于MWCNT的制造产量较低，大多数研究集中在SWCNT互连上[9]。图1.

随着技术节点的变化，门延迟和互连延迟的变化[2]。

图2.

(a) SWCNT和(b) MWCNT结构及其相关几何参数的示意图。