面向边缘推理的高效脉冲神经网络FPGA加速器框架Spiker+研究

《IEEE Transactions on Emerging Topics in Computing》：Spiker+: A Framework for the Generation of Efficient Spiking Neural Networks FPGA Accelerators for Inference at the Edge

本文介绍Spiker+框架，该框架解决了在资源受限的边缘设备上部署高效脉冲神经网络(SNN)的难题。研究人员通过开发可配置的多层硬件架构、高效神经元结构库和基于Python的设计框架，在MNIST、SHD和AudioMNIST数据集上实现了93.85%、72.99%和89.82%的分类准确率，仅需7,612个逻辑单元和180mW功耗，为边缘AI应用提供了优异的解决方案。

　　

在人工智能技术飞速发展的今天，边缘设备对实时智能处理的需求日益增长。然而，传统的神经网络在资源受限的边缘环境中面临功耗高、延迟大等挑战。脉冲神经网络(SNN)因其事件驱动的特性和生物启发的计算模式，为边缘计算提供了新的解决方案。但SNN在硬件部署时存在效率低下和灵活性不足的问题，迫切需要专用的加速器框架。

意大利都灵理工大学的研究团队在《IEEE Transactions on Emerging Topics in Computing》上发表了Spiker+框架，该研究针对SNN在FPGA上的高效部署提出了创新性解决方案。研究人员通过开发可配置的多层硬件架构，支持前馈全连接(FF-FC)和全连接递归(FC-R)两种网络结构，并提供了六种不同的神经元模型选择，包括泄漏积分发放(LIF)模型及其变体。

研究采用的关键技术方法包括：基于Python的高级配置框架实现硬件描述自动化；利用替代梯度方法进行基于时间的反向传播(BPTT)训练；采用定点数量化技术优化资源使用；基于握手协议的可扩展控制单元设计；以及利用BRAM实现并行权重访问的突触接口设计。

网络架构设计

Spiker+采用分层控制架构，包含网络控制单元、层控制单元和神经元控制单元三级结构。这种设计实现了神经元更新的高度并行化，同时通过就绪/启动握手协议确保各模块间的有效同步。研究显示，该架构在保持灵活性的同时，能有效利用FPGA的并行计算能力。

神经元模型实现

研究人员将六种不同的LIF神经元模型转化为优化的硬件实现，重点解决了乘法运算的资源优化问题。通过利用脉冲的二进制特性，将权重乘法简化为选择操作，同时采用幂次近似的指数衰减计算方法，显著降低了硬件资源需求。

性能优化分析

实验结果表明，输入脉冲活动性对加速器性能有显著影响。在MNIST数据集上，当输入层活动性为100%时，功耗为180mW，而随着活动性降低，由于控制单元状态切换增加，功耗反而略有上升。这种反直觉的现象揭示了时钟驱动架构的特殊功耗特性。

量化技术影响

研究还发现SNN对量化具有较强鲁棒性。即使将权重位宽从16位降至4位，准确率下降仍控制在可接受范围内。同时，每减少1位宽度，功耗都有明显改善，这为资源受限环境的部署提供了重要优化方向。

框架配置流程

Spiker+的创新之处在于其完整的自动化设计流程。从Python描述的网络配置开始，经过网络构建、训练、量化优化，最终自动生成VHDL代码和内存配置文件。这种端到端的自动化流程大大降低了硬件设计门槛。

研究结论表明，Spiker+在保持竞争力的准确率同时，实现了显著的功耗和资源优化。在XC7Z020 FPGA上，最大可支持1,220个神经元的FF-FC网络或550个神经元的FC-R网络。其模块化设计为不同应用场景提供了灵活的可配置性，填补了SNN硬件设计自动化工具的空白。

这项工作的重要意义在于为边缘计算场景下的SNN部署提供了实用化解决方案，通过高效的硬件架构和自动化设计流程，显著降低了专用加速器的开发门槛。未来通过整合更先进的架构搜索和训练技术，Spiker+框架有望在更广泛的边缘AI应用中发挥重要作用。