用于神经形态计算的可重构数字FPGA实现：近期进展与未来方向的综述

《IEEE Transactions on Emerging Topics in Computational Intelligence》：Reconfigurable Digital FPGA Implementations for Neuromorphic Computing: A Survey on Recent Advances and Future Directions

神经形态计算通过模拟大脑功能实现高效能能，spiking神经网络（SNNs）利用异步脉冲处理在时空数据处理中具有优势，其硬件加速器研究集中在FPGA和ASICs上。本文系统综述了IEEE Xplore和Google Scholar等平台的多篇期刊论文，分析FPGA实现SNN的能效优化、数字电路设计改进及性能指标（成本、速度、功耗），为未来FPGA基神经形态计算研究提供方向建议。

　　

摘要：

神经形态计算代表了模仿人脑功能的硬件和软件范式。脉冲神经网络（SNNs）是一种受大脑启发的计算方法，通过使用离散的异步脉冲进行事件驱动处理来提高能效，使其在时空数据处理方面特别有效。SNNs的复杂计算特性需要大量的计算和专门的算法来确保在不同任务中的准确性能。用于神经形态计算的硬件加速器，尤其是针对SNN实现的加速器，主要通过现场可编程门阵列（FPGAs）和专用集成电路（ASICs）来实现。FPGAs由于其灵活性、稳定性、可编程性、可重构性以及快速上市时间而特别适合神经形态计算。本研究分析了来自IEEE Xplore数字图书馆和Google Scholar数据库中的顶级知名期刊文章，这些数据库包括IEEE、ACM、Frontiers、Elsevier、Springer、MDPI、Wiley、arXiv和Nature等出版商。本文综述了多种节能且高性能的FPGA实现的脉冲神经元和SNNs，并研究了这些实现在不同应用中的准确率。同时，还讨论了用于可重构实现的数字硬件优化技术。报告并比较了这些实现的综合结果，从成本（包括使用的资源如寄存器/触发器、查找表（LUTs）、乘法器、数字信号处理（DSP）模块和块RAM）、速度以及功耗/能量消耗等方面进行了评估。最后，本文对基于FPGA的神经形态计算的未来研究方向提出了建议。

引言

1965年，英特尔的联合创始人戈登·摩尔预测，单个芯片上的晶体管数量每两年会翻一番。在过去的几十年里，摩尔定律推动了数据处理能力的显著进步。如今，这种增长已经基本停止，表明当前处理器的性能和能耗改进已经进入了一个停滞期[1]，这要求我们采用尖端的数据处理方法来应对能源和性能问题。随着摩尔定律的极限逐渐临近，设计低能耗和高性能处理器比以往任何时候都更具挑战性[2]。