从电路到系统：协同设计高效的人工智能硬件

《IEEE Design & Test》：Circuits to Systems: Codesigning Efficient AI Hardware

本文探讨电路创新与系统架构的协同发展如何推动AI进步，涵盖神经形态电路、处理在内存、GPU及 systolic数组等里程碑，并分析大语言模型带来的挑战。

　　

摘要：

编者按：作者探讨了电路创新与系统架构的相互促进发展，这一发展推动了人工智能（AI）的进步——从早期的神经形态电路到如今的以内存为中心的加速器。他们回顾了诸如“处理在内存中”（Processing-in-Memory, PIM）、图形处理器（GPUs）和收缩阵列（systolic arrays）等重要里程碑，并讨论了大型语言模型带来的新兴挑战。——J?rg Henkel，IEEE CEDA出版副总裁 —L. Miguel Silveira，IEEE CEDA主席

神经形态电路

20世纪80年代，随着学习算法的进步以及对高效实现人工神经网络（ANNs）所需架构要求的更深入理解，人们对神经网络的兴趣再次高涨。