一种基于Net-First图神经网络和选择性拓扑搜索的通用约束学习与迁移方法论，用于层次化模拟/混合信号电路布局合成

《ACM Transactions on Design Automation of Electronic Systems》：A Generalized Constraint Learning and Transfer Methodology with Net-First Graph Neural Network and Selective Topological Search for Hierarchical Analog / Mixed-Signal Circuit Layout Synthesis

层次化模拟混合信号集成电路布局综合中，传统约束提取方法面临复杂设计空间和多样化需求的挑战。本文提出通用约束学习与迁移（CLT）框架，结合改进的图神经网络（Nest-GNN）和选择性拓扑搜索（SelecTS），首次实现布局布线（P&R）中分组和阻抗匹配约束的跨层次迁移。实验表明，在25层以上、1000+器件和500+网络规模电路测试中，CLT框架平均F1分数达0.98+，显著优于现有方法。

　　

摘要

在层次化的模拟/混合信号（AMS）集成电路布局合成中实现高效且有效的自动化仍然是电子设计自动化领域面临的一个重大挑战，这主要是由于设计空间庞大以及布局要求多样化。先进的AMS布局自动化工具（如ALIGN和MAGICAL-EDA）利用设计师提取的约束条件来应对这一挑战。然而，当约束条件的数量增加且设计变得更加复杂时，约束条件的提取本身就成为一个问题。最近，基于图神经网络（GNN）的方法被用于提取模拟电路中的对称性约束，尽管其在其他类型的约束条件上的准确性和适用性有限。在本文中，我们提出了一种通用的约束学习与迁移（CLT）框架，该框架能够处理更广泛类型的约束条件，并为层次化AMS电路布局合成提供了一种更准确、更稳健的CLT方法。我们引入了一种结合了基于网优先的GNN（Nest-GNN）算法和选择性拓扑搜索（SelecTS）算法的生成与聚合方法，以准确高效地学习并迁移各种约束条件，包括对称性、阻抗匹配以及布局与布线（P&R）中的分组约束。据我们所知，这是首个能够将分组和阻抗匹配等约束类型应用于层次化AMS电路P&R的框架。通过对具有多达25层结构、1000多个器件和500多条网线的层次化AMS电路进行测试，我们的框架在所有约束类型上的平均CLT F1分数超过了0.98，显著优于现有的CLT方法。