通过图学习辅助的条件生成对抗网络（Conditional GAN）进行FPGA布线拥塞预测

《ACM Transactions on Design Automation of Electronic Systems》：FPGA Routing Congestion Prediction via Graph Learning-Aided Conditional GAN

提出基于异构图和条件生成对抗网络的FPGA路由拥塞预测框架，整合电路网表与布局信息，通过双空间消息传递学习特征，相比现有方法在VTR7和Titan23基准中误差分别降低18.2%和15.0%。

　　

摘要

路由拥塞预测可以加速FPGA布局与布线（PnR）过程的完成。现有的预测方法主要采用卷积模型，这些模型擅长处理图像类型的输入数据。然而，这些方法忽略了电路网表本身的直接表示及其与布局方案的结合。此外，卷积核的尺寸有限，难以捕捉到远距离几何区域内的电路连接情况。为了解决这些问题，本文提出了一种基于图的路由拥塞预测框架，该框架融合了电路拓扑网表和几何布局方案中的信息，并利用条件生成对抗网络（cGAN）模型来提高预测性能，从而超越了现有的方法。我们的框架包含三个关键组成部分：（1）HeteroGraph，这是一种异构图，通过空间映射边将网表子图和布局子图结合在一起；（2）HeteroGNN，这是一种异构图神经网络，通过双空间消息传递学习电路网表和布局方案的潜在特征；（3）HeteroGNN-embedded cGAN，该模型将HeteroGNN与cGAN结合，以实现更准确的FPGA路由拥塞预测。与现有技术相比，我们的方法在VTR7基准测试中的路由拥塞预测均方根误差降低了18.2%，在大型Titan23基准测试中降低了15.0%。与本文相关的代码可访问地址为：https://github.com/AIPnR/FPGA_Hetero_Congestion_Prediction。