综述：光子集成电路封装的先进光学集成工艺

这篇综述系统阐述了光子集成电路(PIC)封装技术的最新进展，重点探讨了从组件级光集成到光电共封装的多尺度集成方法。文章详细分析了3D聚合物耦合、边缘耦合和光栅耦合等光纤-芯片集成技术，以及光子线键合(PWB)和聚合物波导等芯片间集成方案，同时比较了单片集成与混合集成在光电共封装中的优劣。作者指出，尽管PIC技术具有高速传输、宽带宽和低延迟等优势，但仍面临热致位移、材料失配和耦合损耗等挑战，需要开发新型热管理系统和异质集成技术来推动其在数据中心和量子计算等领域的应用。

　　

光子集成电路封装技术正成为突破传统电子集成电路(EIC)互联瓶颈的关键。随着高性能半导体、量子计算和数据中心对高速数据处理需求的激增，光子集成芯片封装因其高速、宽带宽、低延迟和高能效特性而备受关注。该技术可分为组件级、芯片级和系统级三个集成尺度，每类方法各具特色又面临独特挑战。

组件级光集成方法
光纤-芯片集成中，3D聚合物耦合器通过锥形区和球面区结构实现纳米级波导与宏观光纤的桥接，采用双光子聚合技术可达到2.07dB的耦合损耗。边缘耦合虽结构简单但需亚微米级对准精度，而光栅耦合器通过周期性结构实现离面耦合，但存在波长和偏振依赖性。芯片间集成方面，光子线键合(PWB)通过3D自由形聚合物波导实现多芯片互连，耦合损耗低至0.73dB，支持448Gbit/s的聚合线路速率。

光子芯片封装技术
单光子电路封装作为基础方案，通过光栅耦合器连接外部激光器和探测器，但存在设备复用性差的问题。探测器集成封装将Ge或III-V族光电探测器与硅光子电路异质集成，其中MoTe₂-石墨烯范德华异质结探测器结合了高响应度和快速响应优势。激光集成封装中，混合集成采用倒装焊连接商业激光二极管，而单片集成通过直接外延生长III-V材料实现更紧凑的结构。全集成封装在单一衬底上集成激光器、调制器和探测器，显著降低光学损耗但面临晶格失配导致的缺陷问题。

光电共封装创新
单片共封装在SOI衬底上同步制造PIC和EIC，简化互连但受限于45nm制程。2.5D共封装采用硅中介层实现高密度互连，玻璃中介层因其光学透明性和可调热膨胀系数(CTE)成为新兴选择。3D共封装通过硅通孔(TSV)和再分布层(RDL)垂直堆叠芯片，数据速率达224Gb/s，但需解决热串扰问题。其中多层PIC采用光子RDL实现重叠功能层，突破平面工艺限制。

挑战与未来展望
温度敏感性是主要技术瓶颈：DBR激光器在温度波动时会出现波长漂移和功率波动；多层结构中CTE差异导致热致位移，如聚酰亚胺波导(CTE=4.0×10^-5°C^-1)比硅波导位移量大15倍；紫外胶粘剂在热循环中仅85%聚合度引发耦合失效。未来发展方向包括：开发CTE匹配的封装材料、优化热管理策略，以及通过微转移印刷等新技术实现异质集成。最终目标是将电互连演进为全光互连的异质光子器件，实现光速计算与通信。